7nm Zen2 架構、L3 Cache 增加一倍
AMD 64 核 EPYC 處理器 SiSoft 數據庫現身
https://goo.gl/dkrvRu
AMD 在本月初舉行的 “Next Horizon” 發佈會上公佈了更多有關於 7nm 產品的細節，
根據 AMD 的路線規劃 7nm 工藝將會率先用於伺服器處理器之上，首款將會是代號 Rome
的 EPYC 系列處理器，當中最高 64 核心的型號最新就在SiSoft Sandra 數據庫中首度現
身。
根據 SiSoft Sandra 數據庫的資料顯示，測試平台採用了兩組全新的 Rome 系列處理器
工程樣本，編號為「2S1404E2VJUG5_20/14_N」，擁有 64 核心、基礎時脈為 1.4GHz、
Boost 時脈為 2.0GHz。
緩存方面，這款 64 核心的處理器擁有 32MB L2 Cache 緩存 (64 x 512KB)、128MB L3
Cache 緩存，每 CCX 共享16MB L3 Cache，64 核心即可提供 128MB，相比 Zen 及 Zen
+ 架構在 L3 Cache 高出兩倍，將可提高數據傳輸及處理速度。
AMD 在較早前已確認全新的 EPYC Rome 系列伺服器處理器將使用 8 個 7nm CPU chiplet
，並連接到大型 I/O die，每個 chiplet 容納 8 個核心及 16 個線程，即處理器最高可
達成 64 核心、128 線程，與當前的 AMD EPYC 處理器相比，每插槽的運算性能提高一倍
，在 Floating Point 浮點性能提升高達 4 倍，同時 EPYC Rome 系列處理器還可以提供
更快的 8 通道 DDR4 記憶體通道，從而實現更高的頻寬。
因此，在採用 EPYC Rome 系列處理器的雙插槽伺服器中，最多可組成 128 個核心及
256 個線程，同時 EPYC Rome 也是第一個 PCIe 4.0 的處理器，可為每個通道提供雙倍
的頻寬。
據了解，全新 7nm EPYC Rome 處理器目前正在客戶驗證階段，將在 2019 年正式發佈，
相信新產品能為 AMD 帶來“非常有競爭力的地位”，在 EPYC CPU 的幫助下，AMD 有望
能夠在伺服器處理器市場中取得雙位數的市佔。
C52表示:
--
AMD 64 核 EPYC 處理器 SiSoft 數據庫現身
https://goo.gl/dkrvRu
AMD 在本月初舉行的 “Next Horizon” 發佈會上公佈了更多有關於 7nm 產品的細節，
根據 AMD 的路線規劃 7nm 工藝將會率先用於伺服器處理器之上，首款將會是代號 Rome
的 EPYC 系列處理器，當中最高 64 核心的型號最新就在SiSoft Sandra 數據庫中首度現
身。
根據 SiSoft Sandra 數據庫的資料顯示，測試平台採用了兩組全新的 Rome 系列處理器
工程樣本，編號為「2S1404E2VJUG5_20/14_N」，擁有 64 核心、基礎時脈為 1.4GHz、
Boost 時脈為 2.0GHz。
緩存方面，這款 64 核心的處理器擁有 32MB L2 Cache 緩存 (64 x 512KB)、128MB L3
Cache 緩存，每 CCX 共享16MB L3 Cache，64 核心即可提供 128MB，相比 Zen 及 Zen
+ 架構在 L3 Cache 高出兩倍，將可提高數據傳輸及處理速度。
AMD 在較早前已確認全新的 EPYC Rome 系列伺服器處理器將使用 8 個 7nm CPU chiplet
，並連接到大型 I/O die，每個 chiplet 容納 8 個核心及 16 個線程，即處理器最高可
達成 64 核心、128 線程，與當前的 AMD EPYC 處理器相比，每插槽的運算性能提高一倍
，在 Floating Point 浮點性能提升高達 4 倍，同時 EPYC Rome 系列處理器還可以提供
更快的 8 通道 DDR4 記憶體通道，從而實現更高的頻寬。
因此，在採用 EPYC Rome 系列處理器的雙插槽伺服器中，最多可組成 128 個核心及
256 個線程，同時 EPYC Rome 也是第一個 PCIe 4.0 的處理器，可為每個通道提供雙倍
的頻寬。
據了解，全新 7nm EPYC Rome 處理器目前正在客戶驗證階段，將在 2019 年正式發佈，
相信新產品能為 AMD 帶來“非常有競爭力的地位”，在 EPYC CPU 的幫助下，AMD 有望
能夠在伺服器處理器市場中取得雙位數的市佔。
C52表示:
--
All Comments