AMD Zen3架構第三代EPYC Milan曝光:單 - 3C

Table of Contents

AMD Zen3架構第三代EPYC Milan曝光:單晶片整合15個Die

Ted_chuang TED_CHUANG ·2019-09-06

看起來AMD正在研究一些非常有趣的東西。據熟悉此事的消息人士透露他們
正積極為AMD Milan設計整合15 Die的產品。考慮到這些Die中的一個需要是
I/O晶片,這意味著將至少有一個Milan版本會擁有14個Die,相比之下Rome
只有8個。現在由於硬體限制,所有這些都不可能全是CPU,據一位工程師說
到了,這可能是我們可能最令人興奮的地方,就是這14個Die中有HBM。


另外8通道DDR4記憶體有足夠的頻寬可以最大限度地處理10個CPU晶片(80個
CPU核心)。這意味著就CPU而言,我們可能會發現有8晶片設計(64個CPU核
心)或10晶片設計。另外將I/O晶片放在一邊,但這會留下6或4塊未列入的
Die,這些最終可能會成為HBM。HBM可以提供大幅加速,但這意味著這個特
定的版本將內建HBM。長話短說這意味著除非AMD選擇將此版本延遲到DDR5,
否則您將看到8+6+1配置(CPU+HBM+I/O)或10+4+1配置(CPU+HBM+I/O)的
產品。

與傳統採用DDR的記憶體相比,採用板載HBM將能夠提供更快的訪問和傳輸時
間。由於互連的關係,I/O和中介層(Interposer)是CPU核心和HBM記憶體之
間唯一的瓶頸,這將為嚴重依賴記憶體的應用帶來一些顯著的加速 – 考慮
到這種設置會帶來比我們目前更快的速度記憶體標準(RAM)。

值得一提的是之前的洩漏事件已經指出AMD Milan擁有8+1的設計。這可能意
味著Milan實際上有兩種版本。值得指出的是我們認為AMD採用HBM整合設計
的主要原因是因為DDR4的局限性,DDR5可能會解決這個問題。


https://tinyurl.com/yxsudske

723.1415926:15個Die算圓周率有比較快嗎?有種比單一Die算圓周率啦

--
作者 ttmb (耶? ) 看板 Gossiping
標題 [新聞] 台積電市值超越Intel 謝金河:成全球最大
時間 Tue Mar 21 13:47:22 2017
───────────────────────────────────────
a000000000: 還不是代工03/21 13:48

--

All Comments

Barb Cronin avatarBarb Cronin2019-09-09
還不是代工
Candice avatarCandice2019-09-12
所以能贏Intel嗎?
Franklin avatarFranklin2019-09-14
Rome 應該就已經有贏 Intel的了吧!
Catherine avatarCatherine2019-09-17
比較大比較便宜比較慢的 L3 cache
Skylar DavisLinda avatarSkylar DavisLinda2019-09-21
把hbm讓給apu用好不好? 另外gg如果製造hbm良率會
比較高嗎
Robert avatarRobert2019-09-23
那改叫L4不是比較快
Jessica avatarJessica2019-09-25
記得以前Intel的高貴型號 有的有幾百MB的eDRAM當L4
Anthony avatarAnthony2019-09-30
但效果普 畢竟GPU不夠力 CPU也才4核 eDRAM也不算多
Franklin avatarFranklin2019-10-04
就Haswell的部分型號(你用Crystal Well找比較快)
Kyle avatarKyle2019-10-08
有使用到 Iris Pro的內顯就會有128MB eDRAM
後續的架構也是有
Ursula avatarUrsula2019-10-12
但這類的CPU都是用BGA封裝的,DIY根本就買不到
Frederic avatarFrederic2019-10-14
大多都是給筆電居多,PC也是有少數OEM產品
Olive avatarOlive2019-10-18
現在新架構的是只有Iris Plus有塞eDRAM,容量約
Todd Johnson avatarTodd Johnson2019-10-19
64MB~128MB不等
Christine avatarChristine2019-10-22
期待APU 黏一顆HMB
*HBM
Selena avatarSelena2019-10-24
APU要塞HBM成本不低 出來價格也不好看
Agatha avatarAgatha2019-10-28
ZEN2 EPYC早就贏INTEL了 還問能贏嗎?
Harry avatarHarry2019-11-01
15?! 還有HBM??
James avatarJames2019-11-05
I:你甚麼都用黏的 換一招行不行
Edith avatarEdith2019-11-06
可悲A 不敢用單一大核單挑
George avatarGeorge2019-11-09
推測12顆cpu chiplet+2HBM+1顆I/O
Liam avatarLiam2019-11-13
幾GB的HBM2可當成巨型L4快取...
Andrew avatarAndrew2019-11-18
之前eDram當L4只做到128MB,用HBM2
可以直接噴到幾GB起跳
Aaliyah avatarAaliyah2019-11-20
12顆chiplet可做到72-96核,intel嚇到漏尿
Puput avatarPuput2019-11-21
耗電量大概跟i皇14nm擠到56核相似
Caroline avatarCaroline2019-11-24
出個八核 1660 等級的 APU 用 HBM 不知道值不值得
Candice avatarCandice2019-11-26
APU+HBM,可能家機訂製版比較有機會看到
Charlie avatarCharlie2019-11-28
因為下代家機2020有點尷尬,
DDR4已老,直上DDR5產能太少太貴....
Dorothy avatarDorothy2019-11-29
因為現在apu瓶頸就在記憶體 已經沒有再增加cu的必
要了
George avatarGeorge2019-11-30
還是學ryzen3000那樣gg拿出實力做出特別巨大的L3專
門給igpu用
Kyle avatarKyle2019-12-04
APU上HBM封在一起,恐怕是遲早的事
Sarah avatarSarah2019-12-05
*請gg
Connor avatarConnor2019-12-09
但要等GG製程普通版7nm APU先上市再說
Zenobia avatarZenobia2019-12-14
要考慮良率問題,會用上HBM2的APU,
大概起碼跟家機一樣大顆,至少6-8核起跳
David avatarDavid2019-12-15
這麼多die是要塞啥
Christine avatarChristine2019-12-17
入珠
Bethany avatarBethany2019-12-18
塞滿才會頂到
Quintina avatarQuintina2019-12-20
GG產能沒有喘息空間 7nm小面積彈性應用太大
Carol avatarCarol2019-12-22
GG7產能滿載了....
Annie avatarAnnie2019-12-27
cpu chiplet因為1種die能膠水殺爆i皇全家
Hedwig avatarHedwig2019-12-31
所以用途單一的APU只能等CPU先做好做滿
Mason avatarMason2020-01-02
入珠害我大笑 XDDD 8+9入的珠哪有7nm這麼貴
Emily avatarEmily2020-01-03
之前當兵有入珠的洗澡都拿牙刷洗超久的說不洗會變硬
Hamiltion avatarHamiltion2020-01-03
用牙刷洗那邊才會硬吧
Liam avatarLiam2020-01-06
3分鐘洗澡時間有2分半都在洗玉米筍,全身臭到拳頭硬
Valerie avatarValerie2020-01-09
也有可能是給hpc的 4個ccd 2個1+4類似Vega7的gpu
Freda avatarFreda2020-01-11
MIT GG 美光 日月光
Rebecca avatarRebecca2020-01-13
成本是一回事,但是技術展示我覺得也是挺嚇人的產
Zanna avatarZanna2020-01-13
某廠已經有在封8+1了 有夠大顆
Ida avatarIda2020-01-13
哇靠,有掛,所以是真的呀!!
Oliver avatarOliver2020-01-18
8+1應該是ryzen吧
Frederic avatarFrederic2020-01-21
8是chiplet八顆 那肯定是ROME阿...
Xanthe avatarXanthe2020-01-23
自帶記憶體的意思嗎
Rae avatarRae2020-01-28
這代EPYC才叫ROME,如果EPYC跟TR只能用上8+1那15+1
那種是要用在那?
Kelly avatarKelly2020-01-30
下一代阿 現在應該還不會測到那邊吧
Bethany avatarBethany2020-02-04
我覺得要看看下一代一個chiplet幾核?不然其實下代
也就7nm euv而已,基本上沒辦法縮小太多,這代rome
用8+1就快塞滿了,15+1是要用3D疊上去嗎?
Xanthe avatarXanthe2020-02-07
價格夠便宜就好 其他沒差啦
Eden avatarEden2020-02-08
如果一個chiplet核心更少更小顆說不定成本更低,而
且可能散熱也比較好處理也不一定
Zanna avatarZanna2020-02-08
除非IO跟女友分手用gg
Olive avatarOlive2020-02-09
HBM...散熱扛的住嗎...
Ivy avatarIvy2020-02-13
只能8+1是舊有MCM技術的限制
Kyle avatarKyle2020-02-17
比如GG之前展示新封裝技術就貼到只剩細縫
Isabella avatarIsabella2020-02-17
chiplet如果能緊貼著可以塞更多更滿
Ula avatarUla2020-02-21
只是那就得給GG一條龍搞定
Vanessa avatarVanessa2020-02-26
而且io如果也換7nm應該可以省更多面積
Frederica avatarFrederica2020-02-27
畢竟io也知道不可能永遠不換製程
Ida avatarIda2020-02-28
這就有點狂惹
Eden avatarEden2020-03-01
沒縫熱漲冷縮會GG
Erin avatarErin2020-03-02
貼到細縫,散熱扛的住嗎?
Yuri avatarYuri2020-03-02
GG之前就展示過了
Hedda avatarHedda2020-03-05
不可能沒縫,只是很細
Joseph avatarJoseph2020-03-09
看有沒有I/O專業的來解釋
Todd Johnson avatarTodd Johnson2020-03-12
不然把獨立的I/O晶片也用膠水封裝起來,太特別了
Lucy avatarLucy2020-03-15
我覺得封裝精細度可以直接看之前Xilinx發表的那顆世
界最大的FPGA
https://images.anandtech.com/doci/14798/2019-08-
20%2020.13.03.jpg
Ursula avatarUrsula2020-03-15
https://reurl.cc/GkVAGA
其實四顆封裝在一起的
Ethan avatarEthan2020-03-20
趕快把I/O把GF換掉 = =..... 豬隊友
Jack avatarJack2020-03-24
8+1嗎 XDD