AMD與TSMC合作的3D Chiplet分析 - 3C

https://tinyurl.com/4bay94m3

AnandTech上 Dr. Ian Cutress 針對蘇媽在Computex Keynote演講揭露的新科技
與台積電共同開發的3D V-Cache technology的介紹與分析

技術簡介:

1. 這項科技是將cache以3D堆疊在上方 讓每個核心可以擁有的cache增加
以目前的Ryzen 5900X做展示 原先每個chiplet可以有32MB的cache
在上方堆疊64MB的Cache後就有96MB的cache
12核/16核的處理器因為有兩組的chiplet 全部將會有192MB的cache

2. 5900X+這項技術的樣品遊戲效能展示平均能增加15%的FPS (四款遊戲平均)


AnandTech的分析:

1. 當尺寸微縮越來越艱難時，未來表現會越來越需要這樣的新設計來提升效能

2. 沒有預料到AMD會在此時做這樣的宣布，AMD與台積電合作3D Fabric已有一段時間，
但沒有想到這麼快就會看到桌上處理器的樣品

3. 這明顯是台積電3D Fabric裡的SoIC Chip-on-Wafer，台積電已經展示過12層的技術，
這邊只用了2層，但台積電展示用的是non-active layers。這樣堆疊的疑慮是散熱，
而cache適合這樣堆疊，因為不會增加太多散熱的需求。

4. AMD和Intel在3D堆疊的方式有了分岐，AMD用的是矽穿孔(Through Si Via, TSV)
Intel用的是microbumps。TSV與microbumps相比，AMD可以擁有比較高的頻寬傳輸和
較佳的功耗。Microbumps做為chiplet的連結，會耗費較多體積與電力，但也讓Intel
可以把邏輯單元同時放在上下兩個die。通常會喜歡把logic放在上方的die以利散熱
，但把邏輯單元拉離載板也意味著需要由下往上做電力傳輸。為了把兩種技術的優點
結合，現在Intel和TSMC都有類似的計畫要把microbumps和TSV融合在一起。

5. 如果AMD也是用7nm製程做上方的cache，經計算每個處理器將會需要多45%的晶圓面積
，在晶片短缺如此嚴重之際，可能會影響AMD願意採用這樣設計的產品數。因此AMD
說會先在"最高端"的產品應用這項科技。

6. 在效能進步方面，cache的增加會幫助遊戲表現，但是在其他應用方面就沒有太大幫助
。這可以從Intel的Broadwell處理器測試看出，其具有128MB的L4 cache，但只在遊戲
和壓縮/解壓縮上有明顯進步。AMD以後怎麼在遊戲以外的應用賣這個技術將很有趣。

7. 最後是時間軸，AMD說運用這項技術的產品將在年底量產，但這不確定會不會是Zen4
。Zen4用的是5nm製程，而AMD展示堆疊的cache是7nm製程。AMD是要7nm+7nm還是5nm+
7nm目前還不知道，但作者推測AMD也許會把這項技術應用在比目前Ryzen桌面處理器
更高貴的處理器。

--