3C

decode數量對CPU效能的影響？ - 3C

Cara avatarCara · 2019-03-09

Table of Contents

最近幾代i皇的CPU又再大幅擴充解碼器單元
從Broadwell到Skylake解碼器增加一組變成五組
Cannon Lake到sunny cove解碼器又增加一組變成六組
https://i.imgur.com/dtGzIAM.jpg
結果zen只有少少的四組
不知四組夠用嗎？
會不會是效能瓶頸？
有專家可以出來解惑嗎？

--
3C

All Comments

Caroline avatarCaroline2019-03-12
結果i皇核心只有少少幾顆 夠用嗎~
Irma avatarIrma2019-03-16
等對手更快才會加數量啊@@
Wallis avatarWallis2019-03-20
架構不是單一環節的問題 一個地方有瓶頸 其他地方
Daph Bay avatarDaph Bay2019-03-21
再擴充效能都上不去
Odelette avatarOdelette2019-03-26
他會這樣設計就是整體達到某種均衡的比例
Oliver avatarOliver2019-03-28
IPC要在上去就不是只增肥intr decode或某個stage
而是所有地方都要增肥上去
Brianna avatarBrianna2019-03-28
架構不同，直接比decode數量未必有意義
Brianna avatarBrianna2019-04-02
除非數量有明顯夠大差距
Gary avatarGary2019-04-05
不同架構要比，直接看ipc比較實際
Eartha avatarEartha2019-04-07
彼此的decode/excution單位的結構效率不同
Mary avatarMary2019-04-11
我只知道純轉影片的話,TR的4通道記憶體效率不佳
Bethany avatarBethany2019-04-14
i皇只動那裡，代表它架構是剛好卡在那
但Ryzen有可能是卡在別的環境
Daph Bay avatarDaph Bay2019-04-18
intel也不是只有卡在那裏 decode增加的同時 前面的
Catherine avatarCatherine2019-04-22
L1-Data +50%, 後面的AGU多加一個
Elma avatarElma2019-04-24
前中後只動其中一個 其他不變 是沒有用的
Wallis avatarWallis2019-04-26
通常卡是不會只卡1個地方沒錯，因為架構
都會盡量優化到每個環結剛剛好夠用
Irma avatarIrma2019-04-28
Ryzen應該也是如此，只加那邊反而資源過剩
James avatarJames2019-05-03
要改就是前後幾個環節一起大調整
Callum avatarCallum2019-05-03
meltdown, spectre, foreshadow, spoiler
Thomas avatarThomas2019-05-04
只有μOp$ miss+沒有taken或第2個分支+μOp fusion
+總長<16B才有用 後面還是4 fused μOps 用途有限
David avatarDavid2019-05-06
即使加到十組，14奈米CPU的功耗比
Margaret avatarMargaret2019-05-09
還是遠遠落後 7nm的Zen
Jacob avatarJacob2019-05-13
現在Zen升級製程所獲得益處，遠勝架構的微調
Harry avatarHarry2019-05-15
但AMD還會對Zen再做架構的微調
Megan avatarMegan2019-05-17
Zen有兩方面在同時進步，製程和架構
Emma avatarEmma2019-05-20
i的湖系列只有++++ 不停的加