IBM試產5nm芯片:指甲蓋大小可容納300億晶體管
http://www.cnbeta.com/articles/tech/619211.htm
當前商用晶體管柵極大小在 10nm 左右,但是 IBM 早已開始了 7nm、甚至 5nm 工藝的研
究。不過為了製造 5nm 芯片,IBM 也拋棄了標準的 FinFET 架構,取而代之的是四層堆
疊納米材料。於是在指甲蓋大小的芯片面積裡,即可塞下大約 300 億個晶體管,且能耗
與效率都得到了保證。自 1970 年代以來,芯片行業在摩爾定律的加持下發展了幾十年(
每隔兩年、芯片晶體管數翻一番),但近年來遇到了一些瓶頸。
http://static.cnbetacdn.com/article/2017/0605/26096c89ef3acd0.jpg
在紐約生產設施內測試的 5nm 芯片晶圓
在消費電子領域,14nm 芯片仍屬於比較先進的標準,不過英特爾和三星的 10nm 工藝也
已經向高端市場殺進。
研發方面,各公司也沒有停下腳步,比如早在 2015 年,IBM 就攜手 Global Foundries
和三星試產了一款 7nm 芯片。
該原型在指甲蓋大小的面積裡,塞進去了大約 200 億個晶體管。得益於新工藝和新材料
,其有望在 2019 年投入商用。
http://static.cnbetacdn.com/article/2017/0605/9fb2f9f9233cdde.jpg
IBM 研究院 5nm 晶體管掃瞄圖,其由堆疊硅納米材料製成。
不過現在,IBM 公佈了他們的下一步計畫,將單個柵極的直徑進一步縮減到 5nm,在同等
面積下可擠下額外的 100 億晶體管。儘管當前製造技術有潛力縮減至 5nm,但研究團隊
還是選擇開發一種全新的架構。
自 2011 年以來,半導體行業採用 FinFET(鰭式場效應晶體管)工藝已有多年。恰如其
名,它的樣子有點像魚鰭,三個載流通道被一個絕緣層所包圍,但是這項技術也已接近可
以縮小到的工藝極限。
http://static.cnbetacdn.com/article/2017/0605/76d86347049bd53.jpg
研究員 Nicolas Loubet 手持一片新型 5nm 芯片晶圓
IBM 團隊表示,繼續縮減 FinFET,並不會對性能提升有太大的幫助。有鑑於此,他們在
5nm 芯片上採用了堆疊式硅納米層,一次可向四個柵極發送信號(而不像 FinFET 那樣
一次只能向三個柵極發射)。
借助極紫外線光刻技術,他們可以在晶圓上繪製出更小的細節。與當前技術相比,它不僅
光波能量高出許多,還支持在製造過程中持續調節芯片的功耗和性能。
http://static.cnbetacdn.com/article/2017/0605/5009f1d593e1d5a.jpg
與當前 10nm 芯片相比,5nm 原型芯片在額定功率下的性能可提升 40%,或在匹配性能下
降低高達 75% 的能耗。
未來我們有望見到更多更小、更強大、更有效率的電子設備,不過當前 10nm 也才商用不
久,7nm 要等到 2019,5nm 也還得再多等上幾年。
[編譯自:New Atlas , 來源:IBM]
--
http://www.cnbeta.com/articles/tech/619211.htm
當前商用晶體管柵極大小在 10nm 左右,但是 IBM 早已開始了 7nm、甚至 5nm 工藝的研
究。不過為了製造 5nm 芯片,IBM 也拋棄了標準的 FinFET 架構,取而代之的是四層堆
疊納米材料。於是在指甲蓋大小的芯片面積裡,即可塞下大約 300 億個晶體管,且能耗
與效率都得到了保證。自 1970 年代以來,芯片行業在摩爾定律的加持下發展了幾十年(
每隔兩年、芯片晶體管數翻一番),但近年來遇到了一些瓶頸。
http://static.cnbetacdn.com/article/2017/0605/26096c89ef3acd0.jpg

在消費電子領域,14nm 芯片仍屬於比較先進的標準,不過英特爾和三星的 10nm 工藝也
已經向高端市場殺進。
研發方面,各公司也沒有停下腳步,比如早在 2015 年,IBM 就攜手 Global Foundries
和三星試產了一款 7nm 芯片。
該原型在指甲蓋大小的面積裡,塞進去了大約 200 億個晶體管。得益於新工藝和新材料
,其有望在 2019 年投入商用。
http://static.cnbetacdn.com/article/2017/0605/9fb2f9f9233cdde.jpg

不過現在,IBM 公佈了他們的下一步計畫,將單個柵極的直徑進一步縮減到 5nm,在同等
面積下可擠下額外的 100 億晶體管。儘管當前製造技術有潛力縮減至 5nm,但研究團隊
還是選擇開發一種全新的架構。
自 2011 年以來,半導體行業採用 FinFET(鰭式場效應晶體管)工藝已有多年。恰如其
名,它的樣子有點像魚鰭,三個載流通道被一個絕緣層所包圍,但是這項技術也已接近可
以縮小到的工藝極限。
http://static.cnbetacdn.com/article/2017/0605/76d86347049bd53.jpg

IBM 團隊表示,繼續縮減 FinFET,並不會對性能提升有太大的幫助。有鑑於此,他們在
5nm 芯片上採用了堆疊式硅納米層,一次可向四個柵極發送信號(而不像 FinFET 那樣
一次只能向三個柵極發射)。
借助極紫外線光刻技術,他們可以在晶圓上繪製出更小的細節。與當前技術相比,它不僅
光波能量高出許多,還支持在製造過程中持續調節芯片的功耗和性能。
http://static.cnbetacdn.com/article/2017/0605/5009f1d593e1d5a.jpg

與當前 10nm 芯片相比,5nm 原型芯片在額定功率下的性能可提升 40%,或在匹配性能下
降低高達 75% 的能耗。
未來我們有望見到更多更小、更強大、更有效率的電子設備,不過當前 10nm 也才商用不
久,7nm 要等到 2019,5nm 也還得再多等上幾年。
[編譯自:New Atlas , 來源:IBM]
--
All Comments