Intel 暗示著Xe將採用全新開放式互聯技術 - 3C

Intel今天發布的CXL文件暗示了其Xe GPU雄心的未來。雖然它沒有在任何地方明確說明
但似乎有一個非常明顯的暗示; 連接多GPU。CXL是Intel將採用的新互連層，旨在解決
PCIe協議的許多問題
而且多GPU從未正常熱起來的主要原因之一是由於缺乏一致性。而我們在將來會看到Xe
GPU以“CXL模式”來執行。
簡而言之Intel的Compute Express Link (CXL)：適用於在PCIe Gen 5及更高版本上擴充
處理器的異構計算協議

Intel在昨天的Interconnect Day 2019活動中詳細討論了其全新的處理器到處理器互連，
稱為Compute Express Link（CXL）
雖然我們之前已經深入討論了數據中心互連，但這個特定的工作方式可以跨物理PCIe連接
設備
我提到物理而不僅僅是PCIe的原因是因為雖然Intel CXL設計用於物理PCIe以確保通用相
容性 -
但它不會使用PCIe協議，而是作為替代協議; 比其古老（即將成為）的前輩更具未來性和
可擴充性的產品。

Intel今天在CXL上發表的演講主要集中在數據中心方面，但我們看到了一個更為有趣的角
度。雖然CXL是最終的縮放結構
可以將 CPU和加速器粘合在一起，但沒有理由不能用它來實現最終多GPU實現。

PCIe擴充的主要問題之一是，通過它連接的任何設備都有一個隔離的記憶體位置，處理器
到處理器通訊的高延遲以及整個系統缺乏一致性
這就是為什麼像NVIDIA和AMD這樣的公司歷來不得不在軟體方面進行創新，採用各種多GPU
技術
多個GPU並不像一個連貫的整體 - 它們獨立行動並顯示出來。CXL旨在解決所有這些問題
。

使用Intel CXL，可以創建一致的記憶體位置，並將延遲降低一個等級。整個系統將作為
一個有凝聚力的整體
並將顯著更好地擴充。這意味著如果您有一個執行Intel Xe dGPU的系統
您可以在備用PCIe插槽中引入另一個系統，它應該無縫擴充。CXL引入了三種協議：


CXL.io是一個IO協議，取代了PCIe。然後你還有CXL.cache和CXL.memory，這是我們最感
興趣的
這些協議允許連接設備以連貫的方式訪問記憶體和快取。在文件上這是為CPU訪問加速器
vRAM和加速器訪問CPU快取而設計的

你知道VRAM永遠不會加起來的多GPU的討厭局限嗎？好吧，CXL.memory和CXL.cache一起應
該解決這個問題
Intel還表示與其他互連不同，CXL是專為低延遲而設計 - 這對於多GPU來說是完美的
目前尚不清楚我們是否可以通過CXL實現時序，或者是否還需要像SLI橋接器那樣同步連接
。

另外Intel的CXL協議也是非對稱的它允許系統不僅接受加速器（讀取：GPU）
還允許連貫的記憶體緩衝區以及協議不可操作性。不僅如此這是一個更加開放的標準 -
允許非Intel處理器採用該協議 。

Intel對其Xe GPU雄心的細節非常謹慎。我們所知道的是它可以擴充。多GPU將以某種方式
參與是一個相當不錯的選擇
通過CXL或通過MCM實現，甚至兩者都可以！目前不知道GPU的CXL模式是否會進入主流消費
者市場 -
但很明顯它解決了許多原本使多GPU設置無法實現的問題。

來源
https://wccftech.com/intel-xe-coherent-multi-gpu-cxl/
XF編譯
https://www.xfastest.com/thread-227415-1-1.html

Intel 開啟 GPU 新局

--
http://i.imgur.com/JS7qgbp.png
RX VEGA 哪裡有16G VRAM 啪啪啪

https://www.ptt.cc/bbs/PC_Shopping/M.1501122468.A.2E6.html
說好的RXvega有16g的vram完全碾壓1080ti的11g


--