Intel為何吊打AMD，先進半導體工藝帶來 - 3C

1971年，Intel發佈了第一個處理器4004，它採用10微米工藝生產，僅包含2300多個晶體
管，而45年後的今天，Intel現在規模最大的是代號Knights Landing的新一代Xeon Phi處
理器，14nm工藝製造，核心面積超過700mm2，擁有72億個晶體管，具備驚人的76個x86核
心，搭配16GB MCDRAM緩存，現在的CPU能變得這麼龐大當然得歸功於半導體工藝的發展。

14nm的Knights Landing處理器具備76個核心
對半導體工藝的掌握不僅影響CPU複雜度，還會影響公司的命運。Intel的處理器已經進入
14nm工藝節點了，AMD的FX處理器還停留在32nm工藝上，要知道多年前AMD與Intel在半導
體工藝上的差距可沒有現在這麼大，因為AMD之前也是有自己的晶圓廠的，工藝掌握在自
己手中，現在已經變成了無晶圓企業，工藝進步需要依賴GlobalFoundries或者TSMC等代
工廠。今天我們的超能課堂就要來探討一下這個問題——先進的半導體工藝到底能帶來什
麼影響呢？
從摩爾定律說開去
說到具體影響之前，我們得先提一提主宰半導體發展的金科玉律——摩爾定律。1965年仙
童半導體公司的工程師戈登·摩爾撰文指出半導體電路整合的晶體管數量將每年增加一倍
，性能提升一倍，之後又修正為每兩年增加一倍，這就是著名的摩爾定律，而半導體工業
的發展已經符合摩爾定律超過半世紀了，雖然近幾年有放緩跡象，但是摩爾定律依然會持
續下去。

Intel對半導體工藝的進展預期
按照摩爾定律的發展趨勢，晶體管的柵極間距每兩年會縮小0.7倍，在1971年推出的10μm
處理器後，經歷了6μm、3μm、1μm、0.5μm、0.35μm、0.25μm、0.18μm、0.13μm、
90nm、65nm、45nm、32nm、22nm還有現在最新的14nm，半導體工藝製程正在變得越來越小
，而這樣做有什麼好處呢？
優點之一：製程越小就能塞下更多的晶體管，成本下降
CPU的生產是需要經過7個工序的，分別是：矽提純，切割晶圓，影印，蝕刻，重複、分層
，封裝，測試，而當中的蝕刻工序是CPU生產的重要工作，也是重頭技術，簡單來說蝕刻
就是用激光在矽晶圓製造晶體管的過程，蝕刻這個過程是由光完成的，所以用於蝕刻的光
的波長就是該技術提升的關鍵，它影響着在矽晶圓上蝕刻的最小尺寸，也就是線寬。
現在半導體工藝上所說的多少nm工藝其實是指線寬，也就是晶片上的最基本功能單位門電
路的寬度，因為實際上門電路之間連線的寬度同門電路的寬度相同，所以線寬可以描述製
造工藝。縮小線寬意味着晶體管可以做得更小、更密集，而且在相同的晶片複雜程度下可
使用更小的晶圓，於是成本降低了。

Intel不同製程工藝的成本、核心面積進化路線圖
優點之二：頻率更高，電壓更低
更先進半導體製造工藝另一個重要優點就是可以提升工作頻率，縮減元件之間的間距之後
，晶體管之間的電容也會降低，晶體管的開關頻率也得以提升，從而整個晶片的工作頻率
就上去了。

另外晶體管的尺寸縮小會減低它們的內阻，所需導通電壓會降低，這代表着CPU的工作電
壓會降低，所以我們看到每一款新CPU核心，其電壓較前一代產品都有相應降低。另外CPU
的動態功耗損失是與電壓的平方成正比的，工作電壓的降低，可使它們的功率也大幅度減
小。
工藝升級的障礙：漏電流
然而半導體工藝是不可能一直無下限的縮小製程的，漏電流這個問題是當中一個重要因素
。在場效應晶體管的門與通道之間是有一層絶緣的二氧化矽的，作用就是防止漏電流的，
這個絶緣層越厚絶緣作用越好，然而隨着工藝的發展，這個絶緣層的厚度被慢慢削減，原
本僅數個原子層厚的二氧化矽絶緣層會變得更薄進而導致洩漏更多電流，隨後洩漏的電流
又增加了晶片額外的功耗。

傳統工藝製造的晶體管（左）與3D晶體管（右）模型對比，黑色部分就是絶緣層
要解決漏電流這個問題，繼續沿用以往的工藝是不可能的，2007年Intel在45nm這個節點
就引入了HKMG工藝，而在2011年Intel在22nm節點導入了3D晶體管也就是FinFET工藝，它
們都可以有效降低漏電率。

22nm 3D晶體管比32nm工藝大大降低了漏電流
在改善工藝的同時，科研人員很早就開始尋找新的半導體材料，包括砷化鎵、碳納米管甚
至量子阱晶體管。2015年IBM及合作夥伴三星、GlobalFoundries率先展示了7nm工藝晶片
，使用的就是矽鍺材料，使用這種材料的晶體管開關速度更快，功耗更低，而且密度更高
，可以輕鬆實現200億晶體管，晶體管密度比目前的矽基半導體高出一個量級。
工藝升級使功耗密度上升？

另外在2012年Intel發佈22nm工藝的Ivy Bridge時，大家都發現這款處理器比上一代
Sandy Bridge溫度要高相當多，當時有個解釋就是IVB的核心面積下降而晶體管密度上升
，因此功耗密度比SNB要高，而接觸面積的減少使得散熱效率降低，這聽上去很有道理但
是導致IVB高溫的原因並不是這個。
SNB上使用的一直是fluxless solder（無釺劑焊料），而IVB上改用了TIM膏（類似矽脂）
，這二者的導熱係數明顯不同，前者可達80 W/mK，而TIM膏只有5 W/mK，不少外媒對IVB
處理器進行了開蓋測試，更換導熱係數更高的液態金屬散熱膏後溫度會下降15-20℃之多
。所以更先進的工藝會使功耗密度上升這個未必是成立的。
總結：
半導體工藝是決定各種整合電路性能、功耗的關鍵，這篇課堂中我們簡單介紹了先進工藝
帶來的兩大好處——晶體管密度提升從而降低了成本，其次就是晶體管頻率提高，性能提
升而功耗降低。但是半導體工藝發展到現在已經接近10nm，再往下工藝升級的困難越來越
大，科技公司迫切需要尋找新的材料、技術來突破障礙。在這一點上，Intel已經表達了
他們的自信，表示7nm節點上公司將重回摩爾定律正軌，保持2年升級一次工藝的節奏。

--