JEDE C發布DDR5標準更新含速度時序定義 - 3C

JEDEC今天宣布發布JESD79-5A DDR5 SDRAM標準。此次JEDEC DDR5 SDRAM標準更新
包括旨在增強涉及客戶端系統和高性能伺服器的廣泛應用的可靠性和性能的功能
JESD79-5A現在可以從JEDEC網站下載。

添加的功能旨在滿足行業對提高系統可靠性的需求，包括有限故障糾錯支援、軟包後修復
(sPPR)
撤消和鎖定、記憶體內艦自檢修復（MBIST和mPPR）、自對應RFM、和MR4擴展。

JESD79-5A將DDR5的時序定義和傳輸速度擴展到DRAM核心時序的6400 MT/s和IO AC時序的
5600 MT/s
使行業能夠構建高達5600 MT/s的生態系統。核心時序參數的命名法及其各自的定義已經
過修改
以與即將推出的JEDEC JESD400-5 DDR5串行存在檢測 (SPD) 內容 V1.0標準保持一致。


來源 https://www.jedec.org/standards-documents/docs/jesd79-5a
XF編譯 https://www.xfastest.com/thread-255606-1-1.html

重新定義時序 免擔心是否為阿嬤的內褲 鬆不鬆的問題

--