傳Zen2處理器良率超過70%:成本比Intel低 - 3C

Table of Contents

※ 引述《kuankubank ( )》之銘言:
: 將CPU核心與IO核心獨立,Rome處理器實際上是8組CPU核心+1組IO核心組成。
: AMD這種模組化晶片在延遲上不如原生多核心,但好處還是太多了,製造難度
: 大幅下降,良率大幅提升。

: 這種chiplets設計會越來越流行,它可以靈活搭配不同製程、不同架構的晶片,
: 代價是延遲會有所增加,但是與獲得的好處相比依然是值得的,因為製造多個
: 小核心晶片的難度要比製造原生多核心的晶片低多了,良率會大幅提升,進而控制成本


我比較好奇的是

這樣的IO延遲到底值不值得

假設在成本考量小於效能考量的時候

資料中心會怎麼選

現在資料中心搭配虛擬化的前提是IO要快

如果IO都慢了 那核心多的好處還有嗎

因為瓶頸就又跑回去IO了?

--

All Comments

Lydia avatarLydia2019-04-20
瓶頸一直是在IO啊
Kelly avatarKelly2019-04-24
反正瓶頸一直都是IO...
Dinah avatarDinah2019-04-28
Xeon 每一核的L3快取大概是1MB
聽說 Zen2 平均每一核是4MB L3快取
Jessica avatarJessica2019-04-29
多塞 L3快取,減少 DDR的存取
Liam avatarLiam2019-05-03
但是skylake-sp因為架構的關係資料其實是直接從L2撈
所以L3才沒這麼大,只是這個更改感覺沒有什麼太多的
益處
Oliver avatarOliver2019-05-04
Datacenter瓶頸一直卡在RAM上面吧....
Edwina avatarEdwina2019-05-07
不是,錢才是
Callum avatarCallum2019-05-11
對啊,資料幾乎都要從RAM撈 後端LAN問題又另一回事
Caroline avatarCaroline2019-05-15
你先去研究一下熔斷那些bug吧 I家為了加速IO搞的事
fix bug之後 I家IO直接降低30%效能
Mason avatarMason2019-05-16
假設在成本考量小於效能考量 ->這句就不成立阿
Isabella avatarIsabella2019-05-21
資料中心最重要就是便宜大量好布置出錯能馬上替換
Callum avatarCallum2019-05-24
夠便宜 IO延遲又在合理範圍 還是會採用八 重新擬定
Brianna avatarBrianna2019-05-26
軟體最佳化 來避免IO瓶頸
Linda avatarLinda2019-05-31
反正intel打完patch也沒io優勢了(X
Jake avatarJake2019-06-01
本來的作法也不一定比較快 你很難不跨DIE
Lydia avatarLydia2019-06-02
我覺得這只有對一般PC有差說,一般PC也許原生會比c
hiplet好
Belly avatarBelly2019-06-05
io瓶頸不是cpu好嗎
Kristin avatarKristin2019-06-06
去重修計算機組織
Sierra Rose avatarSierra Rose2019-06-10
嗯其實那顆IO die包含ram controller
Bennie avatarBennie2019-06-14
假設成本考量小於效能考量?? 這啥鬼啊~~
Noah avatarNoah2019-06-17
拜託~~幫幫忙,資料中心絕對不是打電動看世界~~
Gary avatarGary2019-06-20
難道還加裝rgb led 潮燈條~~
Bennie avatarBennie2019-06-22
ZEN架構當時的問題是跨die存取ram跟人家跨socket一
樣所以這代改這樣後最少同socket存取ram不會有落差
在軟體優化會比較簡單整體來說IO應該會比前代好
Mary avatarMary2019-06-22
data/IC/Tlb prefetch, memory rename, write combi
nation, dram open/close page prediction...很多機
制都可以減少記憶體延遲的影響
Anonymous avatarAnonymous2019-06-23
成本 效能 電費 良率 溫度 bug 還有啥沒講到
Annie avatarAnnie2019-06-27
時間取決一切
Andrew avatarAndrew2019-06-30
重點是這世界上不存在成本考量小於效能考量這件事
Frederic avatarFrederic2019-07-05
要考慮快取架構與效率問題,吸收多少io需求
Hedda avatarHedda2019-07-05
成本跟效能不是一體兩面的東西 怎麼會拖勾考慮 單
體效能輸 但賣便宜 直接靠量補 這不就現在在玩的方
Elma avatarElma2019-07-07
當然成本算的是整體配套成本不是單看單一硬體 靠量
勢必周邊的成本會增加 還有後續軟體資源跟fae協助
都是成本的一環
Victoria avatarVictoria2019-07-12
理論上同一個封裝內的晶片間互連 IO延遲不應該高於
Wallis avatarWallis2019-07-14
Socket間互聯 因此如果今天能夠用一半甚至更少的
Necoo avatarNecoo2019-07-14
Socket就提供相等且效能大致相等的核心數
George avatarGeorge2019-07-18
那麼改用獨立但In Package的IO晶片就值得了 而且這
Quintina avatarQuintina2019-07-20
麽一來 Socket變少也會在Fabric/Layout上提供相對
Donna avatarDonna2019-07-23
其實IO主要是頻寬要大,延遲被三層快取吸收
Blanche avatarBlanche2019-07-28
精簡的優勢 更不用說如果有天NVDIMM普及了 也許還會
Edith avatarEdith2019-07-31
若卡在延遲(cache miss)的機率不高
IO擺獨立的Die應該沒明顯差異
Iris avatarIris2019-08-02
有CPU-Storage直連的需求 改用獨立IO控制器的優勢
Zenobia avatarZenobia2019-08-02
就會出現了...不過真的最後要說如果Zen是IBM/Intel
Anonymous avatarAnonymous2019-08-02
這兩個藍色的巨人出的 哪會發生In Package的延遲跟
Socket間差不多的神奇事
Ethan avatarEthan2019-08-03
還真別說 之前就真的這麼慘 同個封裝還輸socket對連
不過這代改架構應該不會出這種怪事了
Ursula avatarUrsula2019-08-06
跨chiplet或跨socket的差別吧
Madame avatarMadame2019-08-07
EPYC1真的跨die和跨socket差不多慢
Rachel avatarRachel2019-08-10
Intel NVDIMM 就直接衝DAX mode
Iris avatarIris2019-08-14
不過不可能給AMD用就是