製程落後於三星台積電，intel：別開玩笑 - 3C

http://www.ithome.com/html/it/251828.htm

在上周intel召開的年度開發者資訊技術峰會IDF 2016上，晶片巨頭intel披露了不少關於
當前和未來製程技術的資訊，這些東西此前intel一直很少提及，或者盡可能少得透
露。 那麼，本次大會究竟intel提到了那些細節呢？

第二代14nm製程

intel最談論的話題是基於目前製造技術的「衍生科技（Derivative Technologies）」。
所謂衍生技術，按照intel的解釋就是「性能得以提高，以及功能擴展變得越來越普遍」
的技術。 為此，intel發佈了第一個基於衍生技術而來的技術：「14 +」，還可以稱之為
「14nm+」或第二代14nm技術。

intel表示，該「衍生」技術在電晶體和金屬疊層增強的情況下，可以讓處理器起碼得到
12%左右的性能提升。

很顯然，更完善的第二代14nm製程將率先運用到intel即將推出的Kaby Lake微架構第七代
Core處理器上。 如果不出意外的話，2017年發佈的14nm伺服器處理器，也將基於「14nm+
」製程打造。

http://i.imgur.com/4Ki9HX9.jpg

10nm製程同樣分三波產品

intel稱，未來發佈的10nm製程，也將根據衍生科技分反覆運算更新三次，分別為：
「10」、「10+」和「10++」，支援多種最為領先的產品。

這就意味著，2017年下半年發佈的10nm技術產品只是第一代，隨後還有延續兩代，主要伴
隨著晶片底層架構的改進以及相關製程的改進，而迎來適當的性能增強。

intel聲稱注重密度優勢而非趕工

intel談到了很多有關想製造技術的競爭優秀，特別是晶片單位密集的電晶體密度。 在
intel看來，在一個固定的晶片面積上，能夠塞進更多的電晶體，則意味著擁有更多的特
性和功能，而不是一味的追求新一代製程。

有意思的是，intel還諷刺了半導體行業的競爭對手台積電和三星，指出電晶體柵極與柵
極之間的間距指標不如自家，特別是即將推出的10nm制造技術上密度差距很大，相反
intel則遙遙領先，電晶體鱗片間距做得最為緊密，而且鱗片更高、更薄，更易於提高電
晶體的驅動電流和性能。

http://i.imgur.com/HbSSp29.jpg

需要注意的是，intel的10nm要等到2017年年底，而競爭對手則在今年年底和明年年初。
也就是說，intel的新製程比競爭對手晚了超過至少半年左右的時間。 雖然沒有人否認電
晶體密度指標越出色越好，但intel不得不面對的事實在於，2018年上半年台積電就能過
渡到7nm製程。 我們不清楚，更晚是否意味著某種競爭的劣勢。

當然，儘管台積電聲稱，其7nm技術將會在性能和晶片面積方面優於10nm，但未提到指定
面積下的電晶體數量，所以是否縮小了與intel 10nm技術的差距目前還不清楚。 目前可
以確定的是，intel的「10」、「10+」和「10++」絕對不會電晶體性能上妥協。

無論如何，intel還是那個intel，有實力讓任何質疑intel在電晶體性能優勢競爭中落後
的人都閉嘴，當台積電和三星的製程仍只能用於打造移動晶片的時候，intel的就已
經實現了多樣化發展，可以在各個市場叱吒風雲，無論是熟悉的伺服器市場，還是傳統PC
行業，乃至未來的物聯網設備，intel似乎做了最充分的準備。

--

intel：我的14nm還不是完全體

--