3C

RAM的延遲越來越高後... - 3C

Todd Johnson avatarTodd Johnson · 2021-10-13

Table of Contents

現在DDR5要來了

然後 隨著每次改版

頻寬越來越大、但延遲也越來越高

問題就來了

雖然L2/L3也越來越大

但會不會有這種應用

在未來無法克服、反而變成新系統效能不足的狀況?

好比說即時資料採集/分析系統?

或是遊戲內物件/事件多到一定程度後、

因為延遲反而導致TPS下降?

有沒有專業懂行的可以說說看 @@

--
3C

All Comments

Irma avatarIrma2021-10-15
google一下，很快的
Irma avatarIrma2021-10-17
cl值上昇, 但頻率也上去了，其實反應時間沒降多少（這邊是說jedec訂的標準）
Christine avatarChristine2021-10-18
跑個分看看 新手都看頻寬
Elma avatarElma2021-10-20
我也好奇這問題 頻率的上升剛好抵銷延遲嗎？
Michael avatarMichael2021-10-20
TPS是什麼
Anonymous avatarAnonymous2021-10-21
TPS ?
Faithe avatarFaithe2021-10-20
從DDR1問到DDR5 ?
Bennie avatarBennie2021-10-21
反過來看，如果不是義務，為何研發人員告訴你這些know how又或者是說一般user 需要了解嗎？
Zanna avatarZanna2021-10-20
DDR2 800 CL5跟DDR4 3200 CL20哪個反應快呢?
Harry avatarHarry2021-10-21
好奇原PO有電類基礎嗎? 有的話應該應該不太會這樣問吧
Adele avatarAdele2021-10-20
DDR2 800 CL5/6 DDR3 1600 CL10/11
Ida avatarIda2021-10-21
DDR4 3200 CL20/22，延遲真的增加了嗎?
Hardy avatarHardy2021-10-20
https://reurl.cc/L744yX
Noah avatarNoah2021-10-21
In-Memory Computation 了解一下
Mason avatarMason2021-10-20
再怎麼需要即時的系統 終究還是要需要處理的資訊量,你只嚴格討論延遲顯然沒什麼意義
Caitlin avatarCaitlin2021-10-21
以內顯來說，頻寬重要多了，DDR5的普及應該會讓i皇和蘇媽再加強內顯
Caitlin avatarCaitlin2021-10-20
頻寬=匯流排寬度×匯流排頻率所以理論上延遲越少頻率越高
Joe avatarJoe2021-10-21
頻寬也會變高啦
Ethan avatarEthan2021-10-20
記憶體牆短時間應該無法被客服
Necoo avatarNecoo2021-10-21
但比起克服微縮的物理限制還是很有希望的
Agnes avatarAgnes2021-10-20
資訊量極小時會變慢沒錯，資訊量極大時只看頻寬就行了
Heather avatarHeather2021-10-21
基本上除非邏輯寫成單io再跑，不然整體上是快的
Ivy avatarIvy2021-10-20
像我16G用不完的人來說怎樣才算多呢？@@
Hardy avatarHardy2021-10-21
不是看人 看程式的吧= =
Ingrid avatarIngrid2021-10-20
你就想頻率變成兩倍 cycle數也兩倍會怎樣
Ingrid avatarIngrid2021-10-21
你只看到延遲，卻忽略了每次延遲能處理的資料量，最極端的例子就是顯卡應用的從DDR變種的GDDR
Harry avatarHarry2021-10-20
不過記憶體控制器的性能也有影響就是了，像當初AMD K8+DDR400能打到intel P4+DDR2-667一樣
Elvira avatarElvira2021-10-21
我建議 Intel amd 都給我把線程數拉高十倍 windows 每個程式通通給我平行 用 thread 數來 latency hiding
Hedy avatarHedy2021-10-20
F1賽車跟大卡車
Elizabeth avatarElizabeth2021-10-21
延遲不跟頻寬一起看沒意義啊
Ivy avatarIvy2021-10-20
而且現在頻率可以彌補CL變大
Vanessa avatarVanessa2021-10-21
趨勢變了啊... 顯卡吃多少電, CPU?組整機效能的平衡早就歪掉了
Zenobia avatarZenobia2021-10-20
當顯卡吃兩三四百瓦, CPU 還是65/95
Bethany avatarBethany2021-10-21
CPU是快樂表 核心多隨便燒都破250W真的有人以為頂規CPU只吃95W/125W?
Iris avatarIris2021-10-20
想cpu只吃95w 非常簡單 像我9600k配H310 cpu只插一個4pin 整機含顯卡不到75w
Mia avatarMia2021-10-21
DDR3-1333 1.50ns * CL9 = 13.50nsDDR4-2666 0.75ns * CL18 = 13.50ns
Kelly avatarKelly2021-10-20
沒變阿....你要維持一樣的數據就買 DDR5-5333
Charlie avatarCharlie2021-10-21
CL36 不就好了
Charlie avatarCharlie2021-10-20
原來這樣算，長姿勢了
James avatarJames2021-10-21
所以6400，CL32就表示普及了
Wallis avatarWallis2021-10-20
應該是說 每一代規格剛出來的時候延遲 (CL/Freq) 都會輸給上一代的完全體
Catherine avatarCatherine2021-10-21
但是這樣的比較本來就不公平拿同樣剛出的 或拿同樣成熟完全體來比 延遲基本上就沒甚麼差了
Thomas avatarThomas2021-10-20
芝奇一開始就接近完全體
Quintina avatarQuintina2021-10-21
坐等DDR5-7200 CL16,1G 100台幣
Franklin avatarFranklin2021-10-20
CL16絕對等不到吧XD
Isabella avatarIsabella2021-10-21
要大量資訊量極小、非常分散的io外加算量低才會造成瓶頸
Adele avatarAdele2021-10-20
頻率=法術威力，延遲CL=詠唱時間，可以這樣理解嗎？
Harry avatarHarry2021-10-21
但一次處理更多啊
Thomas avatarThomas2021-10-20
頻率是法力量，頻寬才是法術威力
Isabella avatarIsabella2021-10-21
ddr初代到ddr5延遲一直升
Suhail Hany avatarSuhail Hany2021-10-20
整體效能還是增蠻多的
Lily avatarLily2021-10-21
真的需要即時的系統會從OS著手
Eartha avatarEartha2021-10-20
CL是時脈週期延遲 單看這個沒辦法看出延遲時間啊 還要計入時脈速度才能得到理論的延遲時間 時脈速度越高當然可以壓低延遲時間 實際應用上影響不大
Xanthe avatarXanthe2021-10-21
影響比記憶體這幾奈秒的差距大多了
Ivy avatarIvy2021-10-20
寫組語可能會有感覺吧
Andy avatarAndy2021-10-21
一般應用去RAM抓資料通常都是連續一坨的 很難有感
Cara avatarCara2021-10-20
一次傳送更多的資料。等同延遲降低
Ingrid avatarIngrid2021-10-21
CL只是個次數單位 表示要等幾個週期
Megan avatarMegan2021-10-20
但是週期已經大幅度的縮短
Elvira avatarElvira2021-10-21
如上面算的DDR5-5333已經沒等比較久
Mary avatarMary2021-10-20
等的時間一樣 但上車之後傳的更快這樣就只有優勢沒有劣勢了
Linda avatarLinda2021-10-21
上面推文就算給你看了 為什麼還要說變慢
Linda avatarLinda2021-10-20
1.很久以前 記得看過有人測i-ram 4KIOPS
Dora avatarDora2021-10-21
2.延遲 20年來進步超級少 所以cache越來越大 cache功耗也越大
Faithe avatarFaithe2021-10-20
若cache小 就可以塞更多CPU核心
Sierra Rose avatarSierra Rose2021-10-21
cache問題其實比ram延遲問題更大
Cara avatarCara2021-10-20
cache大 是在彌補ram延遲的問題
Caitlin avatarCaitlin2021-10-21
照這趨勢 以後cache佔面積 會是CPU的幾倍大 也浪費了die
Elvira avatarElvira2021-10-20
大die比小die要難作很多
Harry avatarHarry2021-10-21
3.覺得是商業考量:PC與SERVER使用相同的RAM技術--
Zanna avatarZanna2021-10-20
這是有問題的可能有些大型的Server或資料中心
Lauren avatarLauren2021-10-21
他們期望這種高延遲大容量RAM規格所以他們定下了RAM規範
Liam avatarLiam2021-10-20
然後把這種RAM 拿給PC將就著用
Anthony avatarAnthony2021-10-21
其實PC需要低延遲RAM 減少CACHE
Caitlin avatarCaitlin2021-10-20
cache ram太多層 讓能效降很低
Joseph avatarJoseph2021-10-21
平板行動裝置現已大舉挑戰NB了
Quanna avatarQuanna2021-10-20
(APPLE M1) 覺得ARM下一步關鍵是
Skylar DavisLinda avatarSkylar DavisLinda2021-10-21
開發更有效率的記憶體架構這樣在能效上 能顯勝X86 NB
Kelly avatarKelly2021-10-20
樓上的說法不太認同 在消費級市場
Charlotte avatarCharlotte2021-10-21
大多是需要更強的單核心而不是更多核心
Puput avatarPuput2021-10-20
cache面積大這件事沒什麼不對的
Necoo avatarNecoo2021-10-21
而且DRAM再怎麼特化 延遲也永遠不可能跟cache相提並論
Elizabeth avatarElizabeth2021-10-20
感覺一般用途影響不大
Lucy avatarLucy2021-10-21
你的作業是奈秒級別的嗎
Rebecca avatarRebecca2021-10-20
還是被A黑帶風向把延遲看得比整理效率重要
Xanthe avatarXanthe2021-10-21
我對"消費級市場大多需要強的單核心"這句話不表認同
Ursula avatarUrsula2021-10-20
應該説遊戲市場才對。
Eden avatarEden2021-10-21
建議樓上可以把cache關掉試看看
Leila avatarLeila2021-10-20
會認為memory hierarchy是浪費的應該要去讀計組 另外其實你也可以直接客製用sram去當ram來統一memory架構但除你之外的一般人應該買不起
Freda avatarFreda2021-10-21
其實不一定只靠SRAM就超貴有些MCU裡面就依靠那幾十bytes空間會貴貴貴是PC要數GB才堪用這鐵定貴
Mary avatarMary2021-10-20
吹M1的很多反而不知道M1優勢是什麼